Termisk design av elektronisk emballasje

Med utviklingen av elektroniske produkter mot høy integrasjon, høy ytelse og multifunksjon, er det flere og flere I/O-linjer med brikker, hastigheten på brikkene er raskere og raskere, og kraften blir også høyere og høyere, noe som fører til til en rekke problemer som økning i enhetstemperatur og effekttetthet. Ved å bruke CAE-teknologi kan ytelsen til elektroniske enheter forutses, og de strukturelle dimensjonene og prosessparametrene kan optimaliseres, for å forbedre produktkvaliteten, forkorte produktutviklingssyklusen og redusere produktutviklingskostnadene.

Følgende er en kort introduksjon av CFD-simuleringsteknologi for å løse noen vanlige tekniske problemer i R&forsterkeren; D prosess for elektronisk pakking:

1.Analyse av temperaturfordeling i brikkepakke.

2. Analyse av varmestrømningsveien i brikkepakken.

3.Simuleringsanalyse av termisk motstand under JEDEC-standard etter brikkepakking.

I den termiske utformingen av chip-emballasje må vi vurdere varmeoverføringsytelsen til chip-emballasje med forskjellige strukturer, og gi chip-emballasjemodell for brettnivå eller systemnivå termisk analyse. Icepak-programvaren kan direkte generere den detaljerte strukturmodellen til brikken i henhold til informasjonen til ECAD-programvare, som er praktisk for ingeniører å forutsi temperaturfordelingen og termisk optimaliseringsdesign av brikkepakning.